消息源透露,英特尔计划在下一代芯片中。将增加一款带有双 BLLC(Big Last Level Cache,可视为英特尔的 3D V-Cache 技术)的新 SKU 规格型号。在单 BLLC 设计情况下,缓存总量可以达到 140MB,而双 BLLC 情况下,据说可以推升到 200MB 以上。但消息源表示,这一信息尚处于初步阶段,可能会有所变动。
附上截图如下,消息源表示:“反应挺快啊。NVL-S 双 bLLC 一有消息,马上按摩弟也双蛋瓦斯了”,暗示在英特尔在 2026 年年底上市推出 Nova Lake 前,AMD 可能会推出双 3D V-Cache 版本,预估会采用 Zen 5 架构。
AMD 已经部署了单个 Zen5-X3D 芯片,因此该技术已经成熟。负责 Project Hydra 项目的开发者表示,AMD 的主要担忧并非成本,而是潜在的性能问题,如果处理不当,异构缓存的不对称性可能会导致性能下降。
相关教程
2025-08-06
2025-08-06
2025-08-06
2025-08-06
2025-08-06
2025-08-06
2025-08-06
2025-08-06
2025-08-06
2025-08-06
2025-08-07
2025-08-07
2025-08-07
2025-08-07
copyright © 2012-2025 纯净系统家园 yidaimei.com 版权声明